PLD

(Dispositif logique programmable) Une variété de puces logiques programmables sur le site du client, le client étant l’utilisateur réel ou un vendeur qui revend une puce personnalisée. La programmabilité logique signifie que de nouvelles conceptions de puces peuvent être testées et facilement modifiées sans encourir les énormes coûts de photomasque pour les puces complétées dans une usine de semi-conducteurs (voir ASIC). De plus, les PLD basés sur la mémoire peuvent être reprogrammés encore et encore, ce qui permet de mettre à niveau les produits fonctionnels sur le site de l’utilisateur.
Les PLD font toujours référence à la logique de modification et non aux données, et les puces de stockage programmables telles que les PROMs et les EPROM utilisées pour le code du programme peuvent également être classées comme PLD.
Les PLD sont préfabriqués avec différents types de circuits logiques (d’une poignée à des centaines de milliers), tous en attente d’être interconnectés selon les exigences du client. Voir soft core et calcul adaptatif.
FPGA
Les réseaux de portes programmables sur le terrain sont une technologie logique programmable majeure que certains fournisseurs classent sous le parapluie PLD tandis que d’autres les maintiennent séparés. Dans les deux cas, les FPGA et les PLD entrent dans la catégorie « dispositif programmable sur le terrain » (FPD) (voir FPGA).
Programmables une fois (Liaisons fusibles et Antifuse)
Les PLD à base de fusibles sont des puces permanentes « programmables une fois » (OTP). Les « liaisons fusibles » sont programmées par fusion électrique de traces d’aluminium conductrices (fusibles microscopiques à soufflage). « Antifuse » est le contraire. Au lieu de détruire les liaisons conductrices, elles sont « développées » en envoyant des charges dans de minuscules blocs de silicium isolant qui deviennent conducteurs.
Reprogrammables (en mémoire)
Les PLD reprogrammables stockent leur conception logique dans une mémoire EPROM, EEPROM, flash ou SRAM qui associe chaque point de connexion programmable à une cellule mémoire (la connexion est-elle ouverte ou fermée). Les PLD basés sur SRAM sont populaires et rechargés au démarrage, ce qui les rend dynamiques et adaptables aux nouvelles exigences sur l’impulsion du moment.
Les SPLD et les CPLD
Les PLD simples (SPLD) sont des périphériques avec un tableau ET alimentant un tableau OU ou quelque chose de similaire, les différences étant de savoir si un ou les deux tableaux sont programmables. Les SPLD sont programmés via fusible link, antifuse, EPROM, EEPROM ou flash. Les PLD complexes (CPLD) sont formés d’un certain nombre de SPLD reliés entre eux par une matrice de commutation programmable. Les CPLD sont basés sur EEPROM, flash ou SRAM.