PLD

(プログラマブルロジックデバイス)顧客のサイトでプログラム可能な様々なロジックチップ、顧客は実際のユーザーまたはカスタマイズされたチ ロジックプログラミングが可能なため、半導体製造工場で完成したチップの膨大なフォトマスクコストを発生させることなく、新しいチップ設計をテストし、簡単に変更することができます(ASICを参照)。 さらに、メモリベースのPldを何度も再プログラムすることができ、作業製品をユーザーのサイトでアップグレードすることができます。
Pldは常にデータではなく論理を変更することを指し、プログラムコードに使用されるPromやEpromなどのプログラマブルストレージチップもPldに分類される。
Pldは、異なるタイプの論理回路（一握りから数十万まで）でプレハブ化されており、すべてが顧客の要求に応じて相互接続されるのを待っています。 ソフトコアとアダプティブコンピューティングを参照してください。
Fpga
Field programmable gate arraysは主要なプログラマブルロジック技術であり、一部のベンダーはPLDの傘の下で分類し、他のベンダーはそれらを分離しています。 いずれの場合も、FpgaとPldの両方が”field programmable device”(FPD)カテゴリに含まれます(FPGAを参照)。
Programmable Once(Fusible Links and Antifuse)
ヒューズベースのPldは、永続的な”one-time programmable”(OTP)チップです。 “可融性リンク”は電気で伝導性アルミニウム跡を溶かすことによってプログラムされる(微視的なヒューズを吹く)。 “Antifuse”は反対です。 導電性リンクを破壊する代わりに、導電性になる絶縁シリコンの小さなブロックに電荷を送ることによって「成長」されます。
再プログラミング可能(メモリベース)
再プログラミング可能なPldは、各プログラム可能な接続ポイントをメモリセルに関連付けるEPROM、EEPROM、フラッシュまたはSRAMメ SRAMベースのPldは人気があり、起動時に再ロードされるため、動的になり、瞬間的に新しい要件に適応します。
SpldとCpld
Simple Pld(Spld)は、OR配列または類似のものを供給するAND配列を持つデバイスであり、一方または両方の配列がプログラム可能であるかどうかの違い SPLDは可融性リンク、antifuse、EPROM、EEPROMまたはフラッシュによってプログラムされます。 複雑なPld(Cpld)は、プログラマブルスイッチングマトリクスによって一緒に接続されたSpldの数から形成されます。 CPLDはeeprom、フラッシュまたはSRAMベースです。