v elektronice sčítací obvod provádí přidání binárního numbers.in různé počítače a jiné typy procesorů. Sčítací obvody se používají nejen v ALUs, ale také v různých procesorech pro výpočet přírůstkových nebo dekrementních operací, tabulkových indexů, adres atd. Typický zmije obvod generuje součet a nést jako výstup. Hlavním účelem těchto adres se používají k přidání různých formátů, jako je XS-3, binární kódované desítkové (BCD) a šedý kód. Když se k zadání záporných čísel používá kompliment jednoho nebo dvou, je malé změnit sčítačku na odčítání.Složitější zmije se používá k reprezentaci dalších podepsaných čísel. Aplikace sčítacího obvodu jsou, sčítací obvody se používají nejen k přidání binárních čísel, ale také v digitálních aplikacích, jako je adresa, index tabulky, dekódování a výpočet atd.
typy sčítacích obvodů
sčítací obvody jsou rozděleny do dvou typů, a to poloviční sčítací obvod a plný sčítací obvod
poloviční sčítací obvod
poloviční sčítací obvod se používá k součtu dvou binárních číslic, jmenovitě A A B. poloviční sčítací obvod má dvě o / ps, jako je sum a carry, kde součet je označen „S“ a carry je označen „C“. Nosný signál určuje přetečení do následující číslice víceciferného sčítání. Hodnota součtu ‚ S ‚ je 2C+s. nejjednodušší konstrukce poloviční zmije je uvedena níže. Poloviční sčítačka se používá k přidání dvou i / p bitů a generování součtu a přenosu, které se nazývají o / ps. I / p proměnné poloviční sčítačky se označují jako augend bity & addend bity, zatímco proměnné o / p se nazývají sum a carry.
poloviční sčítací obvod
pravdivá tabulka poloviční sčítací tabulky
níže je uvedena pravdivá tabulka poloviční sčítací tabulky, pomocí které můžeme získat Booleovské funkce pro součet & nést. Zde se Karnal mapa používá k získání booleovských rovnic pro součet a přenos poloviční sčítačky.
pravdivá tabulka poloviny sčítačky
logický Diagram poloviny sčítačky
logický diagram poloviny sčítačky je uveden níže.Pokud a & B jsou binární i / ps poloviční sčítačky, pak booleovská funkce pro výpočet součtu “ S „je XOR brána vstupů A A B. Logické funkce pro výpočet carry“ C “ je a brána A A B. z níže uvedeného logického diagramu poloviční sčítačky je velmi jasné, že vyžaduje jednu a bránu a jednu XOR bránu. Univerzální brány, jmenovitě brány NAND a NOR, se používají k návrhu jakékoli digitální aplikace. Například zde na následujícím obrázku je znázorněno navrhování poloviny zmije pomocí NAND bran.
Half Adder Logic Diagram
VHDL kód pro Half Adder
entita ha je
Port (a: in STD_LOGIC;
b : in STD_LOGIC;
sha : out STD_LOGIC;
cha : out STD_LOGIC);
konec ha;
architektura chování Ha je
začátek
Sha <= a XOR b ;
Cha <= A a B ;
konec chování
plný obvod sčítačky
Plná sčítačka se používá k přidání tří vstupních binárních čísel. Implementace plné sčítačky je obtížná ve srovnání s poloviční sčítačkou. Plná sčítačka má tři vstupy a dva výstupy, i / ps jsou A, B a Cin a o / p jsou sum ‚ S ‚a nesou ‚Cout‘. Ve třech vstupech plné sčítačky jsou dva i/ps A B addend a augend, kde třetí i / p Cin pokračuje v předchozí číselné operaci. Celý obvod sčítače generuje dva bitové o / p a ty jsou označeny signály jmenovitě S a Cout. Kde sum= 2XCout+s
plný sčítací obvod
pravdivá tabulka plného sčítacího obvodu
tabulka pravdy sčítacího obvodu je uvedena níže, pomocí tohoto můžeme získat Booleovské funkce pro součet & nést. Zde se Karnal mapa používá k získání booleovských rovnic pro součet a přenos celé sčítačky.
pravdivá tabulka plné sčítačky
plný sčítací logický Diagram
tento plný sčítací logický obvod se používá k přidání tří binárních čísel, jmenovitě A, B A C, a dvou o / ps sum a carry. Tento plný sčítací logický obvod může být implementován se dvěma polovičními sčítacími obvody. Obvod první poloviny zmije se používá k přidání dvou vstupů pro generování neúplného součtu & carry. Zatímco druhá polovina zmije se používá k přidání „Cin“ k součtu první poloviny zmije k získání konečného výstupu. Pokud nějaký logický obvod sčítače generuje přenos, bude existovat přenos o/p. Takže výstup carry bude OR funkce poloviny sčítače carry o / p. podívejte se na úplný logický obvod zmije zobrazený níže.
plný sčítací logický Diagram
VHDL kódování pro plný sčítací
entita full_add je
Port ( a : v STD_LOGIC;
b : v STD_LOGIC;
cin : v STD_LOGIC;
sum : out STD_LOGIC;
cout : out std_logic);
konec Full_add;
architektura chování full_add je
komponenta ha je
port ( a : v STD_LOGIC;
b : v STD_LOGIC;
sha : out STD_LOGIC;
cha : out STD_LOGIC);
koncová komponenta;
signal s_s,c1,c2: STD_LOGIC ;
begin
HA1:ha port map(a,b,s_s,c1);
HA2:ha Port map (s_s,CIN,sum,C2);
cout<=C1 nebo C2 ;
konec chování;
to je tedy vše o vysvětlení obvodu zmije ve zkratce s obvodovým schématem, které zahrnuje poloviční zmije, plnou zmije s jejich pravdivými tabulkami & logické diagramy, navíc jakékoli dotazy týkající se tohoto tématu nebo nápady inženýrských projektů pro studenty závěrečného ročníku strojírenství poskytují vaši zpětnou vazbu komentováním v sekci komentářů níže. Zde je otázka pro vás, jaké jsou aplikace half adder a full adder?