i elektronik, adder krets utför tillägg av den binära numbers.in olika datorer och andra typer av processorer. Adderkretsar används inte bara i ALUs utan används också i olika processorer för att beräkna inkrement-eller minskningsoperationer, tabellindex, adresser etc. En typisk adderkrets genererar summa och bär som utgången. Huvudsyftet med dessa adresser används för att lägga till olika format som XS-3, binär kodad decimal (BCD) och grå kod. När en eller två komplimang används för att ange negativa tal är det litet att ändra adder till subtraktor.En mer komplex adder används för att representera andra signerade nummer. Tillämpningarna av adder krets är, adder kretsar används inte bara för att lägga till binära tal, men används också i digitala applikationer såsom adress, tabellindex, avkodning och beräkning etc.
typer av Adderkretsar
Adderkretsar klassificeras i två typer, nämligen Half Adder Circuit och Full Adder Circuit
Half Adder Circuit
half adder circuit används för att summera två binära siffror, nämligen A och B. Half adder har två o/ps såsom sum och carry, där summan betecknas med ’S’ och carry betecknas med ’C’. Bärarsignalen anger ett överflöde i följande siffra i ett flersiffrigt tillägg. Värdet på summan ’ S ’ är 2C + S. Den enklaste utformningen av halv adder visas nedan. Halv adder används för att lägga till två i/p-bitar och generera en summa och bär som kallas o/ps. I / p-variablerna för half adder kallas augend bits & addend bits, medan o/p-variablerna kallas sum and carry.
Half Adder Circuit
sanningstabell för Half Adder
sanningstabellen för half adder visas nedan, med hjälp av detta kan vi få de Booleska funktionerna för summan & bär. Här Karnal karta används för att få de Booleska ekvationerna för summan och bär av halv adder.
sanningstabell med halv Adder
halv Adder Logikdiagram
logikdiagrammet för halv adder visas nedan.Om A & B är binära i / ps av halv adder, då den booleska funktionen för att beräkna summan ’ S ’ är XOR gate av ingångarna A och B. Logiska funktioner för att beräkna carry ’C’ är och gate av A och B. Från nedan halv adder logikdiagram, det är mycket tydligt, det kräver en och gate och en XOR gate. De universella grindarna, nämligen NAND och NOR gates, används för att designa alla digitala applikationer. Till exempel, här i nedanstående figur visar utformningen av en halv huggorm med hjälp av NAND grindar.
halv Adder Logikdiagram
VHDL-kod för halv Adder
enhet ha är
Port (A: i STD_LOGIC;
b : i STD_LOGIC;
sha : ut std_logic;
cha : Out Std_logic);
End ha;
arkitektur beteende ha är
börja
Sha <= a xor b ;
cha <= A och B ;
end beteende
full Adder krets
en full Adder används för att lägga till tre inmatade binära tal. Genomförandet av full adder är svårt jämfört med halv adder. Full adder har tre ingångar och två utgångar, i/ps är A, B och Cin och o/p är summan ’S’ och bär ’Cout’. I tre ingångar av hela adderaren är två i/ps A B addend och augend, där tredje i/p Cin fortsätter föregående siffraoperation. Den fullständiga adderkretsen genererar en två bitars o / p och dessa betecknas med signalerna nämligen S och Cout. Där sum = 2xcout + s
Full Adder Circuit
sanningstabell för Full Adder
sanningstabellen för full adder circuit visas nedan, med hjälp av detta kan vi få de Booleska funktionerna för sum & bär. Här används Karnal map för att få de Booleska ekvationerna för summan och bär av hela adderaren.
sanningstabell med Full Adder
Full Adder Logic Diagram
denna fullständiga adder logic circuit används för att lägga till tre binära tal, nämligen A, B och C, och två o/ps summa och bär. Denna fullständiga adderlogikkrets kan implementeras med två halva adderkretsar. Den första halvan adder krets används för att lägga till de två ingångarna för att generera en ofullständig summa & bär. Medan en andra halv adder används för att lägga till ’Cin’ till summan av den första halv adder för att få den slutliga utgången. Om någon halv adder logikkrets genererar en bär, kommer det att finnas en o/p-bär. Så utgång bär kommer att vara en eller funktion av halv adder bär o / p. ta en titt på den fullständiga adder logikkretsen som visas nedan.
Full Adder Logic Diagram
VHDL-kodning för Full Adder
entity full_add är
Port ( A : i STD_LOGIC;
b : i STD_LOGIC;
cin : i std_logic;
summa : out std_logic;
Cout : Out Std_logic);
end full_add;
arkitektur beteende av full_add är
komponent ha är
port ( a : i STD_LOGIC;
b : i STD_LOGIC;
sha : ut STD_LOGIC;
cha : ut STD_LOGIC);
slutkomponent;
signal s_s,c1,c2: STD_LOGIC ;
börja
HA1:ha port karta(a,b,s_s,c1);
HA2:ha Port karta (S_S,cin,summa,C2);
cout<=C1 eller C2 ;
slut beteende;
således handlar det här om Adderkretsförklaringen i korthet med kretsschema, som innehåller en halv adder, full adder med sina sanningstabeller & logikdiagram, dessutom ger eventuella frågor om detta ämne eller tekniska projektförslag för sista årets ingenjörsstudenter din feedback genom att kommentera i kommentarsektionen nedan. Här är en fråga till dig, vad är applikationerna för halv adder och full adder?